공지사항

신규 교육장이 23년 2월 오픈 예정이며, 온라인 교육에서 대면 교육으로 변경 진행할 예정입니다.
주소: 경기도 과천시 주암동 20-2번지
Off-Line시 교육비 : 50,000원(부가세별도) / Day
교육자료는 이메일로 전달(교육자료PDF, 교육실습파일)

주의사항

각 강좌는 최소 수강인원 7명 미만일 경우 폐강이 될 수 있습니다.

A. Regular Program (1 Day , 09:00 ~ 17:30)

Intel FPGA 디자인을 효과적으로 구현하기 위한 디바이스 구조와 Intel FPGA Design Software 인 Quartus Prime Tool 운용,
디버깅 방법 및 Platform Designer와 Nios II SBT(Software Builder Tool) 사용법을 익히게 됩니다.

1. Verilog & VHDL Languate

- Description: FPGA설계에 필요한 하드웨어 언어를 배우는 과정입니다. 범용적으로 많이 사용되고 있는 Verilog와 VHDL을 대상으로 하여 각각의 문법을 익히고 더 나아가 실제 field에서 사용하는 코드들을 예제로 시뮬레이션 하여 실제 FPGA 내부 리소스를 어떻게 하드웨어 언어로 모사하고 제어하는지 이해 할 수 있는 Course입니다.

- Duration: 1 Day
- Skills Required : Willingness to learn Hardware Language
- Purpose : Understanding for Verilog & VHDL

- Topics:

• Verilog와 VHDL의 기본 문법 설명
• Example design 및 Simulation Testbench 작성
• Modelsim starter edition 설치 방법 소개
• Modelsim을 이용한 Simulation 및 내부 디자인 동작 이해

2. Designing with Quartus Prime Pro Software: Basic Course(1 day)

- Description: FPGA를 처음 사용하는 유저에게 Intel FPGA Device의 구조와 기본적인 Quartus Prime 툴을 이용한 디자인을 통해  Intel FPGA를 익히는 과정입니다. FPGA를 사용중인 User 또한 Intel FPGA Tool기능을 유용하게 사용할 수 있도록 다양한 Feature를  이해할 수 있는 Course입니다.

- Duration: 1 Day
- Skills Required : FPGA design beginner or experienced User
- Purpose : Understanding for designing Progress with Quartus II

- Topics:

• Dev. Kit를 이용한 Exercise위주의 진행 (Dev. Kit상의 Device Architecture, Quartus Prime를 이용한 Project진행, Configuration을 통한 보드 동작 확인)
• SignalTap II를 이용한 Debugging 방법
• Device Architecture (Latest Device)
• Create Quartus Prime Project, Compilation, Programming, Board Debugging using SignalTap II

3. Designing with Quartus Prime Pro Software: Advanced Course(Timing Quest, Silumation, Debug)(1 Day)

- Description: Intel FPGA를 사용하여 디자인을 진행하시는 유저에게 Software Tool에 대한 심화 학습 과정을 제공합니다.
Intel FPGA 디자인 시 고려 하여야 할 Timing에 대한 기본 교육 및 적용 방법에 대해 제공하며 컴파일의 성능을 향상 시킬 수 있는 Quartus Prime의 설정에 대해서 설명 드립니다.
Intel FPGA 디자인의 확인을 위해 Modelsim Intel FPGA Edition의 사용 방법에 대해 이해 할 수 있는 과정을 제공 합니다.

- Duration: 1 Day
- Skills Required: Need to know the fundamental usage of Quartus Prime Design Software.
- Purpose : Understanding basic theory and usage on TimeQuest, Incremental Compilation, and ModelSim Intel FPGA Edition.

- Topics:

• TimeQuest Timing Analyzer basics
• Timing Analysis basics and Timing Constraints
• Incremental Compilation
• ModelSim Intel FPGA Edition

4. Designing Nios H/W with Quartus Platform Designer (1 Day)

- Description: 32bit 소프트코어 임베디드 프로세서인 Nios II 에 대해 이해하고 FPGA에 적용 방법에 대해 설명합니다.
Quartus Prime Software내 Platform Designer를 이용하여 손쉽게 효과적으로 디자인하는 방법을 이해합니다.
임베디드 소프트웨어 설계를 위한 NiosII SBT (Software Builder Tool) 를 통해 FPGA 상에서 동작하는 소프트웨어 코드까지 직접 설계해 봄으로서 보다 유연한 Intel FPGA 만의 Nios II 개발환경 및 성능을 경험 할 수 있습니다.

- Duration: 1 Day
- Skills Required: FPGA experienced user who require advanced training
- Purpose: Understand Platform Designer and exercise through using LAB file.

- Topics:

• Platform Desinger Development Flow
• Nios II Overview, H/W Development Flow , S/W Development Flow , H/W & S/W Boot Flow

5. Designing software with the NiosII+NiosV Processor (1 Day)

- Description : Nios II Software 과정은 32bit Soft core 와 관련 Intel FPGA IP로 되어있는 NiosII Embedded system 환경에서 Software의 디버깅과 관련 API등 software에 밀접한 부분을 설명합니다. 이는 메모리상에 섹션들이 어떻게 위치하며, 스텍과 힙의 구조가 어떻게 할당 되는지에 대해서 이해하도록 합니다. 또한 RTOS를 porting 해보고 각 디바이스 드라이버를 직접 적용하기 위하여 임베디드 소프트웨어 툴인 이클립스 상에서 어떻게 수정하는지를 진행합니다. 이는 실제 INTEL FPGA에 유연하고 빠른 가속의 장점을 지닌 H/W IP를 Software로 쉽게 control 및 효율적으로 관리할 수 있도록 도와줍니다.

- Duration: 1 Day
- Price: KRW 50,000(exclude TAX) for serving Materials and Lunch
- Skills Required: 2. Designing with Quartus Prime Pro Software: Advanced Course와 3. Designing Nios H/W with Quartus Platform Designer
- Purpose : Identify the hardware deliverables required to start coding

- Topics:

• Create and manage software projects in the Nios® II Software Build Tools for Eclipse
• Download, run, and debug software on Nios II
• Use HAL API to access Nios II peripherals from C
• Create interrupt-driven C code for the Nios II processor
• Access hardware accelerators from C programs

6. Developing software for Intel SoC FPGA(1 Day)

- Description: ARM Cortex A9 이 Embedded 된 Intel FPGA SoC Product 와 Design Flow 에 대한 이해를 목적으로 합니다.
Quartus II, Qsys 그리고 ARM DS-5 를 이용 하여 보다 손쉽고 효과적으로 개발 하는 방법을 소개하여 드립니다.
소프트웨어 및 펌웨어 엔지니어를 대상으로 하며, ARM(Cortex A9)이 내장된 SoC FPGA에 대한 전반적인 소개 및 MPU운용 방법에 대한 이해를 돕도록 구성되어 있습니다.
초기 Linux 부트 업 및 간단한 Linux device driver를 제작하여 FPGA와의 상호운용하는 방법에 대해 배울 수 있습니다.

- Duration: 1 Day
- Price: KRW 50,000(exclude TAX) for serving Materials and Lunch
- Skills Required: FPGA experienced user who require advanced training
- Purpose: Understand Intel SoC FPGA and exercise through using LAB file.

- Topics:

• SoC FPGA architecture overview, software development flow and Software toolchain
• Software and FPGA aware debugging
• Programming for custom FPGA functions
• Booting up with Linux
• Development environment setup for modules/drivers, Creating Simple Kernel device driver

7. Ethernet IP, PCIe, Agilex EMIF, HBM(1 Day)

- Description : Intel FPGA의 High-End 제품인 Agilex에 적용된 최신 기술을 소개합니다. 고속으로 업그레이드 된 Ethernet, PCIe IP 소개 및 디바이스 내 외부에 메모리를 access할 수있는 IP를 소개하는 course입니다.

- Duration: 0.5 Day
- Price: free
- Skills Required: FPGA experienced user who require advanced training
- Purpse : Understanding of New High-End features

- Topics:

• High-end feature of Agilex FPGA series
• New Ethernet features that can be supported by agilex
• New PCIe features that can be supported by agilex
• New embedded memory IP features that can be supported by agilex
• New external memory IP features that can be supported by agilex

8. Intel Transceiver Solution(H,E,F,R,P) & debugging method(1 Day)

- Description : Intel FPGA Agilex device에 적용된 Embedded Multi-die Interconnet Bridge 기술과 Transceiver tile chiplet architecture를 설명하고 H,E,F,R,P 각각의 transceiver tile별로 특화된 기능들을 소개 합니다. 또한 각각의 tile을 사용할때 Field에서 debugging을 할 수 있는 Debugging 방법을 알 수 있는 Course 입니다.

- Duration: 1 Day
- Price: free
- Purpse : Understanding of New transceiver features

- Topics:

• Agilex Chiplet architecture and transceiver tiles introduction
• Special function of each transceiver tile (H,E,F,R,P)
• How to debug transceiver tiles with Transceiver Tool Kit & System Console